11 — Paletový systém a barvy

Paletový registr (port F0H, zápis)

Bit:  7    6    5    4    3    2    1    0
      X    SW   S1   S0   I    G    R    B

• SW (bit 6): 0 = nastavení barvy palety, 1 = aktivace skupiny (16-bar. režim)
• S1:S0 (bit 5:4): číslo palety (0–3)
• IGRB (bit 3:0): barva (I=intenzita, G=zelená, R=červená, B=modrá)

Čtení z F0H vrací stav joysticku 1 (nesouvisí s paletou).

Výchozí paleta po resetu

Po resetu (studeném i teplém) jsou paletové registry nulové: všechny 4 palety → IGRB = 0000 (černá).

ROM monitor na adrese E8E1H inicializuje paletu. Typické nastavení:

Signálový řetězec v GDG_core

bus_inPAL[0-3]     paletové registry (F601 latche)
    ↓
bus_outPAL[0-3]    NAND mux (výběr palety podle bus_PALET)
    ↓
bus_BRGI[3:0]      4× NAND: BRGI(n) = NAND(outPAL_n[3:0])
    ↓
bus_INK_BKG[3:0]   MUX: MZ-800 grafika (BRGI) vs MZ-700 text (INK)
    ↓                   *** BIT SWAP: INK_BKG(3)↔RBGI(0), INK_BKG(0)↔RBGI(3) ***
bus_RBGI[3:0]      MUX: border (BORDER) vs obsah (INK_BKG)
    ↓
F666 flip-flop     výstupní registr, nO (invertovaný výstup)
    ↓
výstupní piny      YITN, GREEN, RED, BLUE

Mapování BRGI → výstupní piny

Pozn.: V BORDER muxu se prohazují bity 0↔3 (bus_INK_BKG(3) → bus_RBGI(0) a naopak). To je záměrné — BORDER sběrnice má jiné pořadí bitů.

Opravené bugy (viz 04-opravy-netlistu.md)

Bug 1: Write CLK — prohození S0↔S1 (OPRAVENO v GDG_core.vhd)

Při zápisu palety (port F0H) byly bity S0 a S1 (index palety) prohozeny v CLK dekodéru. Palety 1↔2 se zapisovaly do špatných registrů. Opraveno záměnou výrazů v řádcích 3763 a 4027.

Bug 2: VramModel — chybějící page-mode DRAM (OPRAVENO)

Původně popsáno jako "SEL_B navždy 0 — plane II se nepropaguje". Příčina NEBYLA v netlistu — signálové cesty v GDG_core.vhd jsou korektní. Problém byl v simulačním modelu VRAM, který nepodporoval page-mode přístup (více ČAS cyklů v jednom RAS).

GDG čte plane I a plane II sekvenčně v oddělených ČAS cyklech (flip-flop xF635_20_20 alternuje latch clock pro každý plane).

Stav po opravách

Oba bugy opravený. Palety fungují správně v 4-barevném režimu. Coldstart obraz: černo-bílé pruhy (správně, jako reálný HW).

Původní analýza bus_INK (historická, před opravou VramModel)

bus_INK chování v 4-bar. režimu (před opravou VramModel — bus_INK(0) a bus_INK(1) byly stuck kvůli chybějícímu page-mode):

bus_INK chování v 4-bar. režimu:

Důsledek: SEL_B = bus_INK(1) = 0 vždy → při renderování se nikdy nevyberou palety s SEL_B=1 (tj. inPAL0 a inPAL2).

Bug 3: Omezený výběr — jen 2 z 4 palet

Select signály v 4-barevném režimu: - SEL_A = bus_INK(3) = NOT(plane I bit) — závisí na VRAM - SEL_B = bus_INK(1) = 0 — trvale

Mapování NAND muxu:

V praxi: plane I = 0 → zobrazí paletu 2, plane I = 1 → zobrazí paletu 3. Plane II je ignorován. Palety 0 a 1 se nikdy nepoužijí.

Diagnostický test (ověřeno simulací)

Palety: 0=azurová(0101), 1=žlutá(0110), 2=sv.modrá(1001), 3=sv.červená(1010)

Pixel 2 je "správný" jen náhodou — SEL vybere inPAL1, kde je palette 2 data (kvůli write swap).

Interní datové cesty (trasováno v netlistu)

bus_AB sběrnice (8 bitů, invertovaná kopie DT):

Pozn.: bus_AB(0:2,7) a bus_AB(3:6) jsou dvě paralelní skupiny se stejnými IGRB daty, každá pro 2 paletové registry.

outPAL NAND mux — bitové mapování:

Select signály v 4-bar. režimu (DMD=0x00):

SEL_A = net_F105_137_19_in
      = NOT((xF631_98_25.O AND 1) OR (0 AND pixel_bit))
      = NOT(xF631_98_25.O)
      = bus_INK(3)     ← plane I bit (invertovaný)

SEL_B = net_F105_126_18_in
      = NOT(0 OR net_F302_42_21_out)
      = NOT(NOT(bus_INK(1)))
      = bus_INK(1)     ← stuck at 0!

Dopad na obraz

S VRAM coldstart vzorem (FF 00 FF 00...) a ROM paletou (0=černá, 3=bílá):

Pravděpodobná příčina

Všechny tři bugy jsou konzistentní s chybami extrakce netlistu nástrojem gdg2vhdl: - Bug 1: Prohození dvou vstupních signálů v CLK dekodéru - Bug 2: Chybějící propojení plane II dat do shift registru/muxu - Bug 3: Důsledek bugu 2 (SEL_B nemá data)

VRAM coldstart vzor

Obsah DRAM po zapnutí (pozorováno na reálném HW):

Základní VRAM (roviny I+II, VA bus)

FF 00 FF 00 FF 00 FF 00 FF 00 FF 00 FF 00 FF 00  (perioda 2)

Externí VRAM (roviny III+IV, VC bus)

FF FF 00 00 FF FF 00 00 FF FF 00 00 FF FF 00 00  ×8 řádků (128 B)
00 00 FF FF 00 00 FF FF 00 00 FF FF 00 00 FF FF  ×8 řádků (128 B)

Perioda 4 bajty, fáze se překlápí každých 128 bajtů.

Pozn.: Adresy jsou z pohledu Z80 CPU. Mapování CPU → fyzické DRAM adresy (RAS/ČAS) zatím není ověřeno.

16 IGRB barev

RGB hodnoty z Barvy.htm (Pavel Brázda), NE CGA aproximace:

Testovací soubory

• sim/test_video.py — test test_coldstart_vram
• sim/vram_model.py — vzor "coldstart"