13 — Nedokumentované DMD režimy (Display Mode Register)

Základní informace

DMD (Display Mode Register) se zapisuje na port CEH a ma 4 bity [3:0]. Existuje 16 moznych kombinací (0x00-0x0F), ale oficialni dokumentace uvádí jen 10 z nich. Tato studie systematicky testuje všech 16 hodnot v gate-level HDL simulací.

Bitová struktura DMD

Bit 3 (DMD3): MZ-700 rezim (1 = textovy rezim, 0 = graficky)
Bit 2 (DMD2): Rozliseni (1 = 640x200, 0 = 320x200) — jen pri DMD3=0
Bit 1 (DMD1): Rezim rovin / Frame B
Bit 0 (DMD0): Vyber Frame A/B

Oficialni režimy

Nedokumentované režimy

Zjištění — DMD bit 3 je "master switch"

Klíčové zjištění: DMD bit 3 je dominantni — když DMD3=1, ostatní bity nemají meritelny vliv na chování. Všechny režimy 0x08-0x0F se chovaji identický jako MZ-700 textový režim.

DMD3=0: Graficke rezimy MZ-800 (bits [2:1:0] urcuji konkretni rezim)
DMD3=1: MZ-700 textovy rezim (bits [2:1:0] ignorovany!)

Ověření: DMD 0x0C-0x0F = MZ-700 text

(*) Drobne odchylky v 0x0E jsou pravděpodobně artefakty časování vzorkovani, ne reálně rozdily.

Zaver: DMD 0x0C-0x0F jsou identický s MZ-700 textovym rezimem. Bit DMD2 nemá žádný vliv když DMD3=1.

Zjištění — DMD=0x03 (320x200, bits[1:0]=11)

Porovnání s oficialnim 16c rezimem (0x02)

Analýza

DMD=0x03 je hybridni režim který kombinuje: - ČAS adresy z Frame A (0x0A, 0x4A) i Frame B (0xBE, 0xFE) - Žádné mystery reads (na rozdíl od 0x00 a 0x02) - Dvojnasobny počet sloupců (81 vs 39)

DRAM fetch pattern je identický s DMD=0x01 (Frame B): 284 video čtení, 0 mystery reads, 81 sloupců.

Barevná kompozice se liší od 0x02 (16c) — plane-to-palette mapování je odlišně. Se sachovnicovym vzorem VA=0x55/VC=0xAA: - 0x02 produkuje palette indexy 3 a 12 (IGRB: bílá + seda) - 0x03 produkuje palette indexy 0 a 12 (IGRB: zelená + seda)

Interpretace: DMD=0x03 je pravděpodobně varianta 16-barevneho režimu s odlisnym prirazenim rovin k paletovým bitum, pouzivajici Frame B adresy pro čtení. Efektivně se jedna o "16c Frame B" — režim který není v oficalni dokumentaci uveden.

Zjištění — DMD=0x07 (640x200, bits[1:0]=11)

Porovnání s oficialnim 640/4c (0x06)

Analýza

DMD=0x07 čte identická DRAM data jako 0x06 (stejně adresy, stejný počet čtení), ale interpretuje je jinak při kompozici pixelove barvy:

0x06 (640/4c): palette index = (plane_III, plane_I)
  VA=55h (I=0), VC=AAh (III=1) → index 10b = 2 → palette 2 (modra)
  VA=55h (I=1), VC=AAh (III=0) → index 01b = 1 → palette 1 (cervena)

0x07 (nedokum.): palette index = (plane_III, plane_III) — PLANE I IGNOROVAN
  VC=AAh (III=1) → index 11b = 3 → palette 3 (bila)
  VC=AAh (III=0) → index 00b = 0 → palette 0 (zelena)

Interpretace: DMD=0x07 používá VC bus (plane III) pro oba bity paletoveho indexu. Plane I (VA bus) je ignorovan. Výsledek je efektivně 640x200 mono režim přes Frame B (VC), ale s 4-barevnou paletou kde každý pixel používá palety 0 a 3 místo 0 a 1.

Praktické důsledky

Bez rozšířené VRAM (VC = 0xFF): - 0x07 zobrazuje palette 3 pro všechny pixely (bílé) - Chování je identický s 0x05 (Frame B mono) v případě chybějící exVRAM

C53G — maskovani zvuku (8253 gate)

Mechanismus v HDL

o_C53G <= DMD(3)_registered NAND nO_of_CKSW_latch

Po resetu: CKSW latch = 0, nO = 1. Takže: C53G = DMD(3) NAND 1 = NOT(DMD(3))

Měření

Zaver: C53G je plně rideny bitem DMD(3). V MZ-800 grafických režimech (DMD3=0) je 8253 gate signál vždy aktivní — zvuk není maskovany. V MZ-700 textovém režimu (DMD3=1) je zvuk po resetu zamutovany.

Prakticky dopad

Toto vysvětluje, proč přepnutí z MZ-800 grafickeho režimu do MZ-700 textového režimu ztisi zvuk generovany 8253:

1. Software nastaví DMD=0x08 (MZ-700 text)
2. C53G padne na 0 → 8253 counter 0 gate se zavre
3. 8253 prestane generovat melodii
4. Navrat na DMD=0x00 (MZ-800 grafika) → C53G = 1 → zvuk se obnovi

CKSW registr (port CF07H): Ověření vlivu CKSW zápisu na C53G nepotvrdilo změnu v simulací. Bud je adresní dekodér složitější než predpokladame, nebo CKSW ovlivňuje C53G jen za specifickych podminek. Vyžaduje další vyzkum.

Kompletní srovnavaci tabulka všech 16 DMD režimu

DRAM fetch pattern

Video výstup (IGRB)

VRAM: sachovnice VA=0x55/0xAA, VC=0xAA/0x55 po 8B blocich. Paleta: 0=zelená, 1=červená, 2=modra, 3=bílá.

(*) DMD=0x05 zobrazuje černé (palette 0) protože VC=0xAA/0x55 dava jiný výsledek než VA.

Signály

DMD bity [1:0] — dekodovaci logika

Z porovnání všech 16 režimu vyplyva toto mapování:

Při DMD[3:2] = 00 (320x200 grafický):

Při DMD[3:2] = 01 (640x200 grafický):

Při DMD[3:2] = 1x (MZ-700):

Stav ověření

Simulace (HDL): Všechny hodnoty pochází z gate-level simulace (GDG_core.vhd + cocotb testbench test_dmd_undocumented.py).

Ověřeno: - Všech 16 DMD hodnot: IGRB výstup, DRAM fetch, C53G, nCROM - DMD=0x03: odlišný DRAM pattern od 0x02, odlišná barevná kompozice - DMD=0x07: shodný DRAM pattern s 0x06, odlišná barevná kompozice - DMD=0x0C-0x0F: identický s MZ-700 text (0x08) - C53G: čistě řízený DMD(3), stabilní po celou dobu - Mystery reads: pouze v DMD=0x00 a 0x02 (Frame A režimy)

• Bus použití (test_vram_plane_usage, 10 režimu, 4 vzory VA/VC):
• DMD=0x03: VC only (VA data nemění IGRB)
• DMD=0x07: konstantní při uniformnim plneni (oba bity z VC bus)
• DMD=0x0C: identický s MZ-700 text (VRAM data ignorovana — CG ROM)

Částečně ověřeno: - CKSW vliv na C53G (v simulací se neprojevil — vyžaduje další vyzkum) - Přesně přiřazení rovin k paletovým bitum v DMD=0x03 a 0x07 (vyžaduje test s různými VRAM vzory a izolovanymi rovinami)

Reálně HW: Ještě neověřeno.