22 — Pin TEST (pin 84)

Popis

Pin TEST je v aplikaci MZ-800 připojen na GND (TEST='0'). Při TEST='1' GDG přepne do testovaciho režimu — uvolní výstupy do Hi-Z a zastaví latchovani adres.

Pravděpodobně se jedna o výrobní/testovací režim pro ověření čipu bez ruseni okolnich obvodu na desce.

Použití v GDG_core.vhd

Signál i_TEST (řádek 50) ma 4 přímá použití:

1. VRAM output-enable (o_nVOE_oe)

Flip-flop xF631_150_16 (řádek 5024–5029):

xF631_150_16: F631_D_Type_Flip_Flop_C PORT MAP (
    I => i_TEST,
    nCLK => net_nCLK0_F1,
    O => net_F100_100_16_in,
    nO => o_nVOE_oe
);

TEST='0' → latch zachyti '0' → nO=1 → o_nVOE_oe='1' (normální provoz)
TEST='1' → nO=0 → o_nVOE_oe='0' → nVOE pin uvolnen do Hi-Z

2. CPU clock output-enable (o_CPU_oe)

Přes NAND3 branu F303_150_11 (řádek 6072):

net_F303_150_11_out <= NOT ( net_F303_150_11_in1
    AND net_F303_150_11_in2 AND i_TEST );

Vstupy: - net_F303_150_11_in1 = NOT(NOT i_TEMP) = i_TEMP (řádek 6069) - net_F303_150_11_in2 = NOT(NOT i_MOD7) = i_MOD7 (řádek 6079)

Výstup → flip-flop F631_150_19 (řádek 4275–4280): - O → net_F112_155_19_in → F111 buffer (řádek 4769) → o_CPU_oe - nO → net_F105_139_19_in

Při TEST='0': NAND3 výstup = '1' (nezávislý na MOD7/TEMP), flip-flop zachyti '1' → o_CPU_oe='1' → CPU clock výstup aktivní.

3. NAND3 s NOT(MOD7) a NOT(TEMP)

Brána F303_154_11 (řádek 6065):

net_F303_154_11_out <= NOT ( net_F303_154_11_in1
    AND net_F303_154_11_in2 AND i_TEST );

Vstupy: - net_F303_154_11_in1 = NOT i_TEMP (řádek 6068) - net_F303_154_11_in2 = NOT i_MOD7 (řádek 6078)

Výstup → flip-flop F631_150_17 (řádek 4771–4776) → net_F105_72_17_in

4. NAND3 s NOT(MOD7) a TEMP

Brána F303_148_11 (řádek 6075):

net_F303_148_11_out <= NOT ( net_F303_154_11_in2
    AND net_F303_150_11_in1 AND i_TEST );

Vstupy: - NOT i_MOD7 - i_TEMP (= NOT(NOT i_TEMP))

Výstup → flip-flop F631_150_18 (řádek 4512–4517) → net_F611_150_20_d

Kombinacni tabulka NAND3 bran

Všechny tri NAND3 brány mají i_TEST jako třetí vstup. Při TEST='0' jsou všechny výstupy '1' (NAND vlastnost):

Brána	Vstup 1	Vstup 2	Vstup 3	TEST='0' výstup	Cil
F303_154_11	NOT TEMP	NOT MOD7	TEST	1	F631_150_17
F303_150_11	TEMP	MOD7	TEST	1	F631_150_19 → o_CPU_oe
F303_148_11	NOT MOD7	TEMP	TEST	1	F631_150_18

Při TEST='1' výstupy závisí na MOD7 a TEMP — umožňuje to testovat různě konfigurace čipu.

Shrnutí

V normalnim provozu (TEST='0', MOD7='1', TEMP='0'): - o_nVOE_oe = 1 → GDG řídí /VOE pin (VRAM output-enable aktivní) - o_CPU_oe = 1 → GDG řídí CPU clock výstup - Všechny NAND3 výstupy = 1 → flip-flopy zachytavaji konstantní '1'

Při TEST='1': GDG uvolní VRAM a CPU výstupy, chování závisí na kombinací MOD7 a TEMP.