Changelog

Všechny významné změny v této dokumentaci jsou zaznamenány v tomto souboru.

[0.2] - 2026-04-27

04-superimpose-cksw.md - kompletní přepis s opravami:
Vyjasnění polarity signálů: software CKSW (CF07H bit 7) vs interní net_F961_61_7_in2 = NOT(CKSW). Předchozí verze zaměňovala tyto dva signály v tabulkách.
Oprava polarity Status bitu 2: bus_Status(2) = CKSW (přímo, ne inverzně, jak tvrdila původní tabulka).
Tabulka kombinace s NTPL: I3 = XOR(NTPL, CKSW) (ne XNOR).
Hlavní zjištění z měření na C modelu: CKSW v HDL netlistu není 50/60 Hz přepínač - pouze zkracuje line_ticks o 16 CLK0 (vše z RIGHT_BORDER), nemění vertikální timing. Frame rate roste pouze o ~1.4 %.
Přidána sekce s měřenými hodnotami pro všechny 4 kombinace NTPL × CKSW (z probe_4combos.c).
Přidána plná srovnávací tabulka všech 4 kombinací (horizontální, vertikální, časování) bok-po-boku.
03-ntpl-pal-ntsc.md:
Frame rate v NTSC módu: 74.27 Hz → 74.22 Hz (přesnější měření).
Tabulka vstupů čítače xF961_61_7: opravena polarita I2 a I3. Předvolby COLUMN(3:0) přepočítány (PAL=2, NTSC=14, ne 4 a 8).
Poznámka o NTSC framerate vyjasněna: japonská verze používala jiný krystal (~14.318 MHz), CKSW jen drobně mění H period.
mz800_ntsc.h:
Frame rate 74.27 → 74.22 Hz.
Přidán odstavec o variantě CKSW=1 (line_ticks 912→896, frame rate ~75.55 Hz pri PAL krystalu / ~60.99 Hz pri NTSC krystalu).
README.md: aktualizován popis 04 (efekt CKSW na H timing, ne přepínání 50/60 Hz).

První verze dokumentace chování GDG WHID 65040-032 odvozeného z gate-level HDL simulace.
24 dokumentačních souborů pokrývajících:
Reset a inicializaci
Video timing (PAL/NTSC)
HBLN, NTPL pin, CKSW bit
Paměťový systém a DRAM mapping
MZ-700 a MZ-800 video systémy
Paletu, scrolling, DMD režimy
WAIT timing
Mid-scanline propagace (VRAM, paleta, scroll, DMD)
Speciální témata (extended VRAM, chip-selecty, TEST/MOD7 piny)
Opravy netlistu
Header soubory mz800_pal.h a mz800_ntsc.h s definicemi video timingu pro emulační účely.